Patent Abstracts of Japan

**PUBLICATION NUMBER** 

05003183

PUBLICATION DATE

08-01-93

APPLICATION DATE

26-06-91

APPLICATION NUMBER

03153650

**APPLICANT:** 

NEC CORP;

INVENTOR:

**URUSHIMA MICHITAKA**;

INT.CL.


H01L 21/304 H01L 21/321


TITLE

SEMICONDUCTOR DEVICE AND

MANUFACTURE THEREOF







ABSTRACT :

PURPOSE: To enable a semiconductor substrate to be enhanced in mechanical strength and lessened in thickness by a method wherein a protective film is provided to the semiconductor substrate to cover its surface including the side faces of bumps provided to pad electrodes, and the upside of the protective film is set level with those of the bumps so as to enable the upsides of the bumps to be exposed.

CONSTITUTION: Pad electrodes 11 electrically connected to the outside are provided onto a semiconductor substrate 4 where semiconductor elements are formed, a metal film of Ti or the like is formed on the surface of the substrate 4 including the pad electrodes 11, the pad electrodes 11 are selectively plated with Au or the like making the metal film serve as a plating electrode, then the metal film is removed, and bumps 10 are formed. Then, a protective film 12 of epoxy resin or the like is applied onto all the surface of the substrate 4 including the bumps 10 as thick as 200µm and then cured. In succession, the semiconductor substrate 4 is rendered as thin as 200 µm or so by grinding its rear side, and furthermore the protective film 12 is etched back to be as thin as 20µm or so to make the upsides of the bumps 10 exposed.

COPYRIGHT: (C) JPO

# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平5-3183

(43)公開日 平成5年(1993)1月8日

(51)Int.Cl.<sup>5</sup>

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 1 L 21/304

21/321

3 2 1 B 8831-4M

9168-4M

H01L 21/92

審査請求 未請求 請求項の数3(全 4 頁)

(21)出願番号

(22)出願日

特顧平3-153650

平成3年(1991)6月26日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 漆島 路高

東京都港区芝五丁目7番1号日本電気株式

会社内


(74)代理人 弁理士 内原 晋


## (54) 【発明の名称 】 半導体装置及びその製造方法


### (57)【要約】

【構成】半導体基板4の上に設けたパッド電極11の上 にバンブ10を形成し、保護膜12を塗布して硬化後、 半導体基板4の裏面を研削し、次に、保護膜12をパン プ10が露出するまで研削する。

【効果】保護膜の形成により、半導体基板の機械的強度 を補強して半導体基板の厚さを薄くでき、実装状態の厚 さを薄くできる。







#### 【特許請求の範囲】

【請求項1】 半導体基板上に設けたパッド電極と、前記パッド電極上に設けたバンプと、前記バンプの側面を含む表面を被覆し且つ上面を前記バンプの上面と同一平面として前記バンプの上面を露出させた保護膜とを有することを特徴とする半導体装置。

【請求項2】 半導体基板の厚さが保護膜の厚さより薄い請求項1記載の半導体装置。

【請求項3】 半導体素子を設けた半導体基板上に外部接続用のパッド電極を設け前記パッド電極上に金属層を選択的に堆積してパンプを形成する工程と、前記パンプを含む表面に保護膜を形成する工程と、前記半導体基板の裏面を研削して前記半導体基板の厚さを薄くする工程と、前記保護膜を研削して前記パンプの上面を露出させる工程とを含むことを特徴とする半導体装置の製造方法。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置及びその製造 方法に関する。

[0002]

【従来の技術】従来の半導体装置の製造方法は、まず、 図3(a)に示すように、半導体素子が形成された半導体基板4の上に外部との電気的接続行なうためのパッド 電極11を選択的に形成する。

【0003】次に、図3(b)に示すように、パッド電極11を含む半導体基板4の表面にTi, Cr, Cu等の金属膜14を堆積した後、フォトリソグラフィー技術及びめっき法を用いてパッド電極11上の金属膜14の上に選択的に、Au, Cu, Pb-Sn等のパンプ10を形成する。

【0004】次に、図3(c)に示すように、バンブ10をマスクとして金属膜14をエッチング除去して半導体装置を構成していた。

【0005】このようなバンプを有する半導体装置を実装する方法の一つにフリップチップがある。これは図4(a)に示すように、実装基板15のボンディングパッド13とPb-Sn等からなる、バンブ10とを半田熔融することにより接続する。次いで、半導体素子の保護のために、エポキシ樹脂等の樹脂層17で被覆する。

【0006】また、同様にバンプを有する半導体基板4を実装する方法として、フィルムキャリア方式がある。これは、図4(b)に示すように、バンプ10と、フィルムキャリアテープ上のインナーリード6を熱圧着法又は共晶法を用いて接続(Inner Lead Bonding)する。次に、半導体基板4表面に信頼性の向上及び機械的保護を目的として、例えば、エポキシ樹脂等の樹脂層17を滴下して、半導体チップ表面を樹脂封止する。次いで、電気選別用パッド9を用いて電気検査及びバーンインテストを行なう。さらに、実装基板に実

装する場合は、所定寸法にアウターリード7を切断し、 成形した後、実装基板15のボンディングパッド13と アウターリード7とをボンディングして実装する。 【0007】

【発明が解決しようとする課題】上述した半導体装置は、フリップチップ方式の実装後半導体素子の保護として形成する樹脂層が実装基板と半導体基板の間に完全に充填するのが非常にむずかしく、さらにこれを確認することが難しい。又、従来の半導体装置は半導体基板の厚さが $500\mu$ m、樹脂層の厚さが $100\sim300\mu$ mで、全体として $600\sim800\mu$ mの厚さを有している。電子装置の軽量化・薄型化に伴なって、これるの半導体装置の更なる薄型化が要求されている。すなわち、 $800\mu$ m程度の厚さをさらに薄くする必要がある。そのために、半導体基板を研削する方法があるが、割れ等の破損に至ることが多い。また樹脂厚についても、半導体素子表面を完全に被覆するためには、ある一定量の樹脂を滴下する必要があり薄型化に限界があった。

#### [0008]

【課題を解決するための手段】本発明の半導体装置は、 半導体基板上に設けたパッド電極と、前記パッド電極上 に設けたバンプと、前記パンプの側面を含む表面を被覆 し且つ上面を前記パンプの上面と同一平面として前記パ ンプの上面を露出させた保護膜とを有する。

【0009】本発明の半導体装置の製造方法は、半導体素子を設けた半導体基板上に外部接続用のパッド電極を設け前記パッド電極上に金属層を選択的に堆積してバンプを形成する工程と、前記バンプを含む表面に保護膜を形成する工程と、前記半導体基板の裏面を研削して前記半導体基板の厚さを薄くする工程と、前記保護膜を研削して前記バンプの上面を露出させる工程とを含んで構成される。

[0010]

【実施例】次に、本発明について図面を参照して説明する。

【0011】図1(a)~(c)は、本発明の一実施例の製造方法を説明するための工程順に示した半導体チップの断面図である。

【0012】まず、図1(a)に示すように、従来例と同様の工程により半導体素子を形成した半導体基板4上に、外部との電気的接続を行なうためのパッド電極11を形成し、パッド電極11を含む表面に例えば、Ti、Cr, Cu等の金属膜(図示せず)を形成し、次いで、金属膜をめっき電極として選択的にパッド電極11上に例えばAu, Cu, Pb-Sn等をめつきした後金属膜を除去してパンプ10を形成する。なお、このパンプ形成は、めっき法の他に、特開昭49-52973号公報に記載されているように、Au, Pb-Sn等からなるワイヤーをワイヤーボンディング法を使用して、ボール形成し、ボールをパッド上に接合後ボールのみを残し、

ワイヤーを切断することによってバンプを形成する方法 や、熔融半田中に浸漬してパッド電極上のみに半田バン プを形成する方法等の従来のバンブ形成法を利用するこ とができる。

【0013】次に、図1(b)に示ように、バンプ10を含む半導体基板4上全面に、例えばエポキン樹脂等の保護膜12を200 $\mu$ mの厚さに塗布し、硬化させる。

【0014】次に図1(c)に示すように、半導体基板4の裏面を研削して半導体基板の厚さを200 $\mu$ m程度まで薄くし、さらに保護膜12を樹脂厚が20 $\mu$ m程度になるまでエッチバックしてバンプ10の上面を露出させる。なお、半導体基板4の放熱性を考慮して、あらかじめ、ボールバンプを2重、3重に形成する等によりバンプ10の高さを高くしておき、強度を保ために、樹脂厚を100 $\mu$ m程度に厚くし、半導体基板4を50 $\mu$ m程度に薄くしていても良い。

【0015】図2(a), (b) は本発明の半導体装置の実装状態を示す断面図である。

【0016】図2(a)はフリップチップ法による実装例で、露出したパンプ10上又は、実装基板15のボンディングパッド13上に設けた第2のパンプ16を介して半導体装置を実装する。

【0017】ここで、バンブ16の形成法は、半導体基板上にバンブを形成した場合と同様に、めっき法、ボールバンブ法があるが、その他に、「日経マイクロデバイス」1989年、7月号、43~65頁に記載されているように、Auバンブの上にAgペースト等の導電性ペーストを更に塗布する方法や、導電性樹脂を印刷や滴下法により形成する方法等があり、従来のバンブ形成法を利用して、容易に実施できる。また、バンブの代りに微小なピンやリードを用いることもできる。次に、接続の方法、例えば、露出バンブ10と第2のバンブ16の組み合わせが、半田ー半田の場合は、熔融によって接続し、Au-Auの場合は、異方導電性シートを用いて接続し、導電性接着剤の場合は、硬化によって接続する等バンブ材料により適切な接続方法を選択する。

【0018】図2(b)は、フィルムキャリアテープを利用した実装例で、保護膜12に露出したバンプ10上 又は、インナーリード部に第2のバンブ16を形成し、 インナーリードボンディングを例えば熱圧着法等で実施する。次いで、実装基板15上のボンディングパッド13でアウターリード部7と、アウターリードボンディングを例えば、熱圧着法で実施する。なおバンプ16の形成方法は、フリップチップの場合と同様に行なう。更に、バンプ16を形成せずに直接リードを露出したバンプ10にボンディングすることも可能である。また、露出したバンプ10の上に直接ワイヤーボンディングすることにより、従来のワイヤーボンディング半導体装置用の半導体基板としても、利用することができる。

[0019]

【発明の効果】以上説明したように本発明は、半導体基板厚を、従来に比べ、さらに薄くすることが可能となるため、薄型及び軽量型の半導体装置の製造が可能となる。又、保護樹脂の形成が容易でかつ、薄くできる。さらに従来のフリップチップ法で実装後、実装基板全面に樹脂を被覆する場合は、基板実装後不良発生時の個別単位の交換が困難であったが、本発明では、個別に、樹脂封止及び実装できることから、個別単位の交換が可能という効果も有する。

#### 【図面の簡単な説明】

【図1】本発明の一実施例の製造方法を説明するための 工程順に示した半導体チップの断面図。


【図2】本発明の半導体装置の実装状態を示す断面図。


【図3】従来の半導体装置の製造方法を説明するための 工程順に示した半導体チップの断面図。


【図4】従来の半導体装置の実装状態を示す断面図。 【符号の説明】

- 4 半導体基板
- 6 インナーリード
- 7 アウターリード
- 10,16 パンプ
- 11 パッド電極
- 12 保護膜
- 13 ボンディングパッド
- 14 金属膜
- 15 実装基板
- 17 樹脂層

【図1】










【図3】








[図2]





[図4]

